長期以來，設(shè)計(jì)人員往往將精力花在對程序、電原理、參數(shù)冗余等方面的核查上，卻極少將精力花在對PCB設(shè)計(jì)的審核方面，而往往正是由于PCB設(shè)計(jì)缺陷，導(dǎo)致大量的產(chǎn)品性能問題。PCB設(shè)計(jì)原則涉及到許多方方面面，包括各項(xiàng)基本原則、抗干擾、電磁兼容、安全防護(hù)，等等。對于這些方面，特別在高頻電路（尤其在微波級高頻電路）方面，相關(guān)理念的缺乏，往往導(dǎo)致整個(gè)研發(fā)項(xiàng)目的失敗。許多人還停留在“將電原理用導(dǎo)體連接起來發(fā)揮預(yù)定作用”基礎(chǔ)上，甚至認(rèn)為“PCB設(shè)計(jì)屬于結(jié)構(gòu)、工藝和提高生產(chǎn)效率等方面的考慮范疇”。許多工程師也沒有充分認(rèn)識(shí)到該環(huán)節(jié)在產(chǎn)品設(shè)計(jì)中，應(yīng)是整個(gè)設(shè)計(jì)工作的特別重點(diǎn)，而錯(cuò)誤地將精力花費(fèi)在選擇高性能的元器件，結(jié)果是成本大幅上升，性能的提高卻微乎其微。
元器件正朝著高速低耗小體積高抗干擾性的方向發(fā)展，這一發(fā)展趨勢對印刷電路板的設(shè)計(jì)提出了很多新要求。PCB設(shè)計(jì)是電子產(chǎn)品設(shè)計(jì)的重要階段，當(dāng)電原理圖已經(jīng)設(shè)計(jì)好后，根據(jù)結(jié)構(gòu)要求，按照功能劃分確定采用幾塊功能板，并確定每塊功能板PCB外型尺寸、安裝方式，還必須同時(shí)考慮調(diào)試、維修的方便性，以及屏蔽、散熱、EMI性能等因素。需要工程人員確定布局布線方案，確定關(guān)鍵電路和信號(hào)線和布線方法細(xì)節(jié)，以及應(yīng)該遵從的布線原則。PCB設(shè)計(jì)過程的幾個(gè)階段都必須進(jìn)行檢查、分析和修改。整個(gè)布線完成后，再經(jīng)過全面規(guī)則檢查，才能拿去加工。
二、高速PCB設(shè)計(jì)
在產(chǎn)品工程中，PCB的設(shè)計(jì)占據(jù)非常重要的位置，尤其在高頻電設(shè)計(jì)中。有一些普遍的規(guī)則，這些規(guī)則將作為普遍指導(dǎo)方針來對待。將高頻電路之PCB的設(shè)計(jì)原則與技巧應(yīng)用于設(shè)計(jì)之中，則可以大幅提高設(shè)計(jì)成功率。
（一）高速電路PCB的布線設(shè)計(jì)原則
1．使邏輯扇出最小化，最好只帶一個(gè)負(fù)載。
2．在高速信號(hào)線的輸出與接收端之間盡可能避免使用通孔，避免引腳圖形的十字交叉。尤其是時(shí)鐘信號(hào)線，需要特別注意。
3．上下相鄰兩層信號(hào)線應(yīng)該互相垂直，避免拐直角彎。
4．并聯(lián)端接負(fù)載電阻應(yīng)盡可能靠近接收端。
5．為保證最小反射，所有的開路線（或沒有端接匹配的線）長度必須滿足下式：
Lopen——開路線長度(inches)
trise——信號(hào)上升時(shí)間（ns）
tpd——線的傳播延遲（0.188ns/in——按帶線特性）。
幾種高速邏輯電路上升時(shí)間典型值：
6．當(dāng)開路線長度超過上式要求的值時(shí),應(yīng)使用串聯(lián)阻尼電阻器，串聯(lián)端接電阻應(yīng)該盡可能地接到輸出端的引腳上。
7．保證模擬電路和數(shù)字電路分開，AGND和DGND必須通過一個(gè)電感或磁珠連接在一起，并盡可能在接近A/D轉(zhuǎn)換器的位置。
8．保證電源的充分去耦。
9．最好使用表面安裝電阻和電容。